操作记忆体装置之方法

摘要

本发明的一个实施例系有关用于存取(access)记忆体单元(memory cell)(400)之方法(500)。在此方法中，于方块(506)中，抹除该记忆体单元的至少一位元。于方块(508)中，在抹除该至少一位元后，执行软程式化操作(soft program operation)，以加偏压于该记忆体单元，藉此改善储存于该记忆体单元中之资料的可靠性。本发明亦揭露了其它方法与系统。

主权项

一种用于存取快闪记忆体单元之方法，包括下列步骤：藉由将一些电荷载子注入该记忆体单元(400)之电荷捕陷介电层(422)中来抹除该记忆体单元(400)的至少一位元，以调整该记忆体单元之临界电压，并同时将第一通道电压施加至该记忆体单元的p井；以及于抹除该记忆体单元(400)的该至少一位元后，藉由将第二通道电压施加至该p井、并同时同步将字元线电压施加至耦接于该记忆体单元的字元线，其中，该第二通道电压小于该第一通道电压，而该字元线电压则大于该第一通道电压。如申请专利范围第1项之方法，其中，执行软程式化操作包括：藉由加偏压于该记忆体单元(400)来调整该记忆体单元之该临界电压，以调整该电荷捕陷介电层(422)中的电荷载子之数目。如申请专利范围第2项之方法，其中，该记忆体单元(400)为组构成储存至少两个位元之资料的快闪记忆体单元。一种用于存取快闪记忆体单元(400)之方法，该快闪记忆体单元(400)具有设置于源极(408)与汲极(410)间之通道区域(412)以及设置于该通道区域(412)之上的字元线(414)，该方法包括下列步骤：藉由施加大约为零伏特的电压至该通道区域、并同时同步施加第一负字元线电压至该字元线(414)，而抹除该快闪记忆体单元之一位元；以及藉由施加第二正字元线电压至该字元线(414)，同时同步施加第二负通道电压至该通道区域(412)，而改善储存于该快闪记忆体单元(400)中之资料的可靠性。如申请专利范围第4项之方法，其中，改善该资料之可靠性进一步包括下列步骤中之至少一者：施加负源极电压至该源极(408)；或施加负汲极电压至该汲极(410)。如申请专利范围第4项之方法，进一步包括：施加正电压至深井(404)，该深井(404)将该通道区域(412)与形成有该快闪记忆体单元(400)于其上之基板(402)电性隔离。如申请专利范围第4项之方法，进一步包括：藉由施加第三正字元线电压至该字元线(414)，同时同步于该源极(408)与该汲极(410)间施加源极-汲极电压，而程式化该快闪记忆体单元之该位元。一种用于存取记忆体单元(400)之方法，该记忆体单元(400)具有设置于源极(408)与汲极(410)间之通道区域(412)以及设置于该通道区域(412)之上的字元线(414)，该方法包括下列步骤：藉由施加大约零伏特的第一通道电压至该通道区域、并同时同步施加第一正字元线电压至该字元线，而程式化该记忆体单元之一位元；藉由施加该第一通道电压至该通道区域、并同时同步施加第一负字元线电压至该字元线(414)，而抹除该记忆体单元(400)之该位元；以及藉由施加第二正字元线电压至该字元线(414)、并同时同步施加小于该第一通道电压的第二通道电压至该通道区域，而改善储存于该记忆体单元(400)中之资料的可靠性。