发明名称 半导体装置及其制造方法
摘要 一种半导体装置应用应力技术且在它里面之由矽化所引起的漏电流能够被抑制。一个闸极电极是形成在一个由一形成于一半导体基体中之隔离区域所界定的元件区域之上。一闸极绝缘薄膜在该半导体基体与该元件区域之间。延伸区域与源极/汲极区域是形成在该元件区域中于该闸极电极两侧。此外,一个在晶格常数上与该半导体基体不同的半导体层被形成与该隔离区域的至少部份分隔。藉由如此做,纵使一矽化物层被形成,毛刺接近隔离区域的形成被抑制。据此,由如此之毛刺所引起的漏电流能够被抑制。
申请公布号 TWI382495 申请公布日期 2013.01.11
申请号 TW097138889 申请日期 2008.10.09
申请人 富士通半导体股份有限公司 日本 发明人 金永奭
分类号 H01L21/76;H01L29/78;H01L21/336 主分类号 H01L21/76
代理机构 代理人 恽轶群 台北市松山区南京东路3段248号7楼;陈文郎 台北市松山区南京东路3段248号7楼
主权项
地址 日本