| 发明名称 | 信号处理装置、信号处理方法及程序 | ||
| 摘要 | 本技术涉及允许输出与接近用于更高的分辨率的TS比特率的平均频率相对应的串行时钟和并行时钟的信号处理装置、信号处理方法以及程序。计数单元(53)计算TS有效信号变得有效的区间中的运行时钟的数量(N)，所述区间表示TS比特率。时钟宽度计算单元(55)计算N/(188×2)作为时钟宽度(Ddiv)。并行单元(61)的并行调节部(73)根据时钟宽度(Ddiv)的小数部分(Drem)的大小来调节时钟宽度(Ddiv)的整数部分(Dint)的计数值，通过组合具有调节后的计数值的多个Ddiv生成各种串行时钟信号。本技术可以应用于接收装置。 | ||
| 申请公布号 | CN104937946A | 申请公布日期 | 2015.09.23 |
| 申请号 | CN201480005297.9 | 申请日期 | 2014.01.15 |
| 申请人 | 索尼公司 | 发明人 | 平山雄一;岡田谕志;水谷祐一 |
| 分类号 | H04N21/43(2011.01)I;H04L7/033(2006.01)I;H04B1/16(2006.01)I | 主分类号 | H04N21/43(2011.01)I |
| 代理机构 | 北京康信知识产权代理有限责任公司 11240 | 代理人 | 田喜庆;吴孟秋 |
| 主权项 | 一种信号处理装置，包括：有效时钟宽度计算单元，被配置为计算与存在传输流(TS)包的有效区间的比特率相对应的有效时钟宽度；以及TS时钟信号生成单元，被配置为基于通过所述有效时钟宽度计算单元计算出的所述有效时钟宽度通过将具有不同分频率的时钟进行组合来生成TS时钟信号。 | ||
| 地址 | 日本东京 | ||