发明名称 具有改进的辅互连网络的多处理器系统
摘要 公开了多处理器系统的实施例,该多处理器系统可包括多个处理器,该多个处理器与多个数据存储路由器、多个总线接口单元、总线控制电路和处理器接口电路散布。数据存储路由器可被耦接在一起以形成主互连网络。总线接口单元和总线控制电路可以以菊花链方式耦接在一起以形成辅互连网络。每个总线接口单元可被配置为读取数据或指令、或向所述多个数据存储路由器中相应的一个数据存储路由器和相应的处理器写入数据或指令。与处理器接口电路耦接的总线控制电路可被配置为用作主网络和辅网络之间的双向桥。总线控制电路还可耦接到其它接口电路并对它们对辅网络的访问进行仲裁。
申请公布号 CN104919442A 申请公布日期 2015.09.16
申请号 CN201380070450.1 申请日期 2013.11.21
申请人 相干逻辑公司 发明人 C·S·多布斯;M·R·特罗西诺
分类号 G06F15/173(2006.01)I;G06F15/78(2006.01)I 主分类号 G06F15/173(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 吴信刚
主权项 一种多处理器系统,包括:多个处理器,每个处理器包括多个处理器端口;多个存储器;多个路由器,其中所述多个路由器形成主互连网络;其中,所述多个处理器、所述多个存储器和所述多个路由器以散布方式被耦接在一起;多个接口单元,其中每个接口单元被耦接到相应的处理器和相应的路由器;其中,所述多个接口单元被耦接到一起以形成辅互连网络;总线控制器,被耦接到至少一个指定接口单元,其中所述总线控制器被配置为向所述至少一个指定接口单元发送数据,以及从所述至少一个指定接口单元接收数据;其中,所述总线控制器被配置为对访问所述至少一个指定接口单元的请求进行仲裁;处理器接口块,被耦接到所述总线控制器,并且还被耦接到与所述至少一个指定接口单元关联的指定路由器,其中,所述处理器接口块被配置为允许所述多处理器系统中的多个处理器中的任何一个使用所述主互连网络通过所述指定路由器来访问所述辅互连网络。
地址 美国得克萨斯