发明名称 |
一种嵌入式锗硅结构的制作方法 |
摘要 |
本发明公开了一种嵌入式锗硅结构的制作方法,首先在衬底上形成硬质掩膜层,并选择性的去除衬底的源/漏区的硬质掩膜层;接着以所述硬质掩膜层为掩膜,刻蚀衬底的源/漏区以形成U形凹槽;然后在U形凹槽内外延生长锗硅层,锗硅层能覆盖U形凹槽底部的半导体衬底而露出U形凹槽侧壁上的半导体衬底;再接着在U形凹槽的侧壁和底部外延生长硅层;最后采用晶向选择性刻蚀工艺部分刻蚀露出所述U形凹槽侧壁上的半导体衬底,形成Σ状的第二凹槽。本发明在U形凹槽的底部形成锗硅保护层后,通过外延生长一薄硅层,从而在后续刻蚀工艺过程中避开了SiGe/Si连接处会产生坏点缺陷,优化了嵌入式锗硅结构,保证了工艺的稳定性。 |
申请公布号 |
CN104900530A |
申请公布日期 |
2015.09.09 |
申请号 |
CN201510213373.1 |
申请日期 |
2015.04.29 |
申请人 |
上海华力微电子有限公司 |
发明人 |
鲍宇;周海锋;方精训;谭俊;周军;李润领 |
分类号 |
H01L21/336(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
上海天辰知识产权代理事务所(特殊普通合伙) 31275 |
代理人 |
吴世华;陈慧弘 |
主权项 |
一种嵌入式锗硅结构的制作方法,其特征在于,包括以下步骤:步骤S01、提供一半导体衬底,在所述衬底上形成硬质掩膜层,并选择性的去除所述衬底的源/漏区的硬质掩膜层;步骤S02、以所述硬质掩膜层为掩膜,刻蚀所述衬底的源/漏区以形成U形凹槽;步骤S03、在所述U形凹槽内外延生长锗硅层,所述锗硅层能覆盖U形凹槽底部的半导体衬底而露出U形凹槽侧壁上的半导体衬底;步骤S04、在所述U形凹槽的侧壁和底部外延生长硅层;步骤S05、采用晶向选择性刻蚀工艺部分刻蚀露出所述U形凹槽侧壁上的半导体衬底,形成Σ状的第二凹槽。 |
地址 |
201210 上海市浦东新区张江高科技园区高斯路568号 |