| 发明名称 | 半导体集成电路 | ||
| 摘要 | 本发明提供一种半导体集成电路，包括：被配置为接收外部电压的多个芯片。芯片中的每一个芯片被配置为检测所述芯片中该一个芯片的信号延迟特性以产生具有与信号延迟特性相对应的电平的内部电压。 | ||
| 申请公布号 | CN102169874B | 申请公布日期 | 2015.08.26 |
| 申请号 | CN201010244658.9 | 申请日期 | 2010.08.04 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 高在范;边相镇 |
| 分类号 | H01L25/00(2006.01)I;H01L23/544(2006.01)I;G01R31/3187(2006.01)I | 主分类号 | H01L25/00(2006.01)I |
| 代理机构 | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人 | 郭放;黄启行 |
| 主权项 | 一种半导体集成电路，包括：被配置为接收外部电压的多个芯片，其中，所述芯片中的每一个芯片被配置为检测该一个芯片的信号延迟特性，以产生具有与所述信号延迟特性相对应的电平的内部电压，其中，所述芯片中的每一个芯片包括：信号延迟特性检测模块，所述信号延迟特性检测模块被配置为利用时钟信号来检测所述信号延迟特性以产生与所述信号延迟特性相对应的编码信号；以及内部电压发生模块，所述内部电压发生模块被配置为基于所述编码信号来控制所述内部电压的电平并输出所述内部电压，其中，所述信号延迟特性检测模块被配置为对计数时钟信号进行计数以产生所述编码信号，其中，所述计数时钟信号是基于分频时钟信号、延迟分频时钟信号和所述时钟信号而在分频时钟信号的延迟间隔时间内产生的，其中，所述分频时钟信号是通过将所述时钟信号进行分频而产生的，其中，所述延迟分频时钟信号是通过将所述分频时钟信号延迟而产生的。 | ||
| 地址 | 韩国京畿道 | ||