| 发明名称 |
一种可调零群延时电路 |
| 摘要 |
本发明涉及一种可调零群延时电路。该电路结构采用传输线、薄膜电阻、晶体管及串联RLC谐振电路实现。主要利用传输线的正群延时(PGD)与谐振单元的负群延时(PGD)特性相平衡，产生接近于零的群延时。本发明有效解决了大部分微波器件使用时由于产生正群延时，导致系统性能恶化的问题。并可根据具体需要，设定负群延时大小，实现可调功能。本电路结构适应性好，稳定性高。同时，本发明所采用的电路结构具有较宽的带宽，可在各种不同的频段实现零群时延功能，本发明可广泛应用于需要可调零群延时的相应频段系统中。 |
| 申请公布号 |
CN104852700A |
申请公布日期 |
2015.08.19 |
| 申请号 |
CN201510321564.X |
申请日期 |
2015.06.12 |
| 申请人 |
王少夫 |
发明人 |
不公告发明人 |
| 分类号 |
H03H7/42(2006.01)I |
主分类号 |
H03H7/42(2006.01)I |
| 代理机构 |
|
代理人 |
|
| 主权项 |
一种可调零群延时电路，其特征在于：包括交流电源，其输入阻抗为<img file="dest_path_image001.GIF" wi="21" he="25" />，输出阻抗为<img file="852784dest_path_image002.GIF" wi="22" he="24" />；输入端口1、输出端口2、微带线、晶体管、和串联<img file="dest_path_image003.GIF" wi="37" he="20" />谐振单元；其中微带线的一端与晶体管的门极相连接，晶体管的门极通过薄膜电阻接地；晶体管的漏极与串联<img file="211084dest_path_image003.GIF" wi="37" he="20" />谐振单元一端相连接，晶体管的源极接地；<img file="683654dest_path_image003.GIF" wi="37" he="20" />谐振单元另一端接地；输入端口1和输出端口2均接50 欧姆阻抗。 |
| 地址 |
233100 安徽省蚌埠市龙子湖区东郊安徽科技学院东华路9号 |
