一种DDR变频设计方法和装置

摘要

本发明公开一种DDR变频设计方法和装置，所述设计方法应用于DDR变频装置，所述装置包括所述SDRAM模块，AXI master模块，APB slave模块，指令存储模块，指令解析模块，DMA指令读取模块。所述方法包括以下步骤：SDRAM模块存储CPU指令数据；APB slave模块在接收到启动指令后，将启动指令传输至DMA指令读取模块；DMA指令读取模块在接收到启动指令后，从SDRAM模块中获取指令数据，并将所获取的指令数据存储于指令存储模块；指令解析模块解析指令存储模块中的指令数据，并将解析后的指令数据传输至AXI master模块。采用上述设计方法，不仅大大简化了DDR变频时指令读取、存储、解析的操作流程，同时也降低了硬件成本，使得DDR变频变得快速高效，进而降低了系统功耗。

主权项

一种DDR变频装置，其特征在于，所述装置包括SDRAM模块，AXI master模块，APB slave模块，指令存储模块，指令解析模块，DMA指令读取模块；所述SDRAM模块与AXI master模块连接，所述AXI master模块与指令解析模块连接，所述指令解析模块与指令存储模块连接，所述指令存储模块与DMA指令读取模块连接，所述DMA指令读取模块与AXI master模块连接，所述DMA指令读取模块还与APB slave模块连接；所述SDRAM模块用于存储CPU指令数据；所述APB slave模块用于在接收到启动指令后，将启动指令传输至DMA指令读取模块；所述DMA指令读取模块用于在接收到启动指令后，从SDRAM模块中获取指令数据，并将所获取的指令数据存储于指令存储模块；所述指令解析模块用于解析指令存储模块中的指令数据，并将解析后的指令数据传输至AXI master模块。