| 发明名称 | 半导体芯片的测试结构及应用于测量电介质特性的方法 | ||
| 摘要 | 本发明公开一种半导体芯片的测试结构及应用于测量电介质特性的方法，其中该测试结构用于测量一尚未封装的半导体芯片，包括一施力部件与该半导体芯片的一内连线结构耦接，可操控该施力部件以施加一力于该半导体芯片之上；以及第一以及第二测试部分与该内连线结构耦接，该第一以及第二测试部分以测量与该内连线结构中一预定区域相关的一电性效能；其中该第一以及第二测试部分为可操控，于施加该力于该半导体芯片时测量该电性效能。本发明的测试结构可精确的获知裂化发生的时机，并可具有在半导体芯片未封装前即可得知裂化现象的优点。 | ||
| 申请公布号 | CN102445649B | 申请公布日期 | 2015.08.12 |
| 申请号 | CN201110208201.7 | 申请日期 | 2011.07.19 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 邵栋樑;梁世纬;陈英儒;杨庆荣;陈宪伟;蔡豪益;李明机;余振华 |
| 分类号 | G01R31/28(2006.01)I;G01N27/20(2006.01)I;G01N27/24(2006.01)I | 主分类号 | G01R31/28(2006.01)I |
| 代理机构 | 隆天知识产权代理有限公司 72003 | 代理人 | 张浴月;张志杰 |
| 主权项 | 一种测试结构，用于测量一尚未封装的半导体芯片，包括：一施力部件与该半导体芯片的一内连线结构耦接，可操控该施力部件以施加一力于该半导体芯片之上；以及第一以及第二测试部分与该内连线结构耦接，该第一以及第二测试部分为可操控，用以测量相关于该内连线结构中一预定区域的一电性效能；其中该第一以及第二测试部分为可操控，于施加该力于该半导体芯片时测量该电性效能；以及其中该施力部件所施加的该力随着时间变化，以检测发生在该半导体芯片的一缺陷。 | ||
| 地址 | 中国台湾新竹市 | ||