发明名称 | 半导体装置 | ||
摘要 | 本发明提供一种内存输出电路。在一个实施方式中,所述内存输出电路接收存储单元阵列所输出的位线数据及反位线数据,包括预充电电路、前置放大器、以及感测放大器。所述预充电电路预充电第一节点及第一反节点,其中位线数据及反位线数据分别被输出至第一节点及第一反节点。前置放大器依据于第一节点的第一电压及于第一反节点的第一反电压分别于第二节点及第二反节点产生第二电压以及第二反电压。感测放大器侦测于第二节点的第二电压及于第二反节点的第二反电压以分别于第三节点及第三反节点产生第三电压以及第三反电压。本发明提出的内存输出电路,减少输出延迟,提高了输出电路的运作速度。 | ||
申请公布号 | CN102867542B | 申请公布日期 | 2015.08.12 |
申请号 | CN201210229285.7 | 申请日期 | 2012.07.03 |
申请人 | 联发科技股份有限公司 | 发明人 | 黄世煌 |
分类号 | G11C11/413(2006.01)I | 主分类号 | G11C11/413(2006.01)I |
代理机构 | 北京万慧达知识产权代理有限公司 11111 | 代理人 | 于淼;杨颖 |
主权项 | 一种内存输出电路,接收存储单元阵列所输出的位线数据及反位线数据,包括:预充电电路,预充电第一节点及第一反节点,其中所述位线数据及所述反位线数据分别被输出至所述第一节点及所述第一反节点;前置放大器,依据于所述第一节点的第一电压及于所述第一反节点的第一反电压分别于第二节点及第二反节点产生第二电压以及第二反电压;以及感测放大器,侦测于所述第二节点的所述第二电压及于所述第二反节点的所述第二反电压以分别于第三节点及第三反节点产生第三电压以及第三反电压;所述前置放大器包括:源极跟随器,依据所述输出触发电压接收于所述第一节点的所述第一电压及于所述第一反节点的所述第一反电压;以及半锁存电路,依据所述第一电压及所述第一反电压分别于所述第二节点及所述第二反节点产生所述第二电压以及所述第二反电压。 | ||
地址 | 中国台湾新竹科学工业园区新竹市笃行一路一号 |