用以实施监测写入至一位址的指令之可缩放机构;SCALABLY MECHANISM TO IMPLEMENT AN INSTRUCTION THAT MONITORS FOR WRITES TO AN ADDRESS

摘要

一种处理器包括对应于分散式快取记忆体之第一快取记忆体部分的快取记忆体侧位址监测单元，该快取记忆体侧位址监测单元具有小于该处理器之逻辑处理器之总数目的快取记忆体侧位址监测储存位置之总数目。每一快取记忆体侧位址监测储存位置用以储存将要监测之位址。核心侧位址监测单元对应于第一核心且具有与该第一核心之逻辑处理器之数目相同的核心侧位址监测储存位置之数目。每一核心侧位址监测储存位置用以储存位址，及用于该第一核心之不同的对应逻辑处理器之监测状态。快取记忆体侧位址监测储存溢位单元对应于该第一快取记忆体部分，且用以在无未使用的快取记忆体侧位址监测储存位置可利用来储存将要监测之位址时，实行位址监测储存溢位策略。