发明名称 |
多系统数据拷贝的RDMA装置 |
摘要 |
本发明公开了一种多系统数据拷贝的RDMA装置,包括RDMA状态机模块、A端DMA状态机模块、A端地址状态机模块、B端DMA状态机模块、B端地址状态机模块、数据CRC校验模块、数据做异或校验模块、数据做PQ计算模块和多端口接口(MUIF)模块。通过设置RDMA架构,在RDMA架构中采用DMA控制数据的传输,从而解放了CPU,而采用DMA专门负责数据的传输,保证了多系统间大数据量传输时数据传输的稳定性和可靠性,同时减少了CPU的负担,提高了CPU的性能和效率。实现了快速、稳定的传输数据的优点。 |
申请公布号 |
CN103002046B |
申请公布日期 |
2015.07.08 |
申请号 |
CN201210550950.2 |
申请日期 |
2012.12.18 |
申请人 |
无锡众志和达数据计算股份有限公司 |
发明人 |
张庆敏;张衡;胡刚 |
分类号 |
H04L29/08(2006.01)I;H04L29/06(2006.01)I;G06F13/28(2006.01)I |
主分类号 |
H04L29/08(2006.01)I |
代理机构 |
北京中恒高博知识产权代理有限公司 11249 |
代理人 |
姜万林 |
主权项 |
一种多系统数据拷贝的RDMA装置,其特征在于,包括RDMA状态机模块、A端DMA状态机模块、A端地址状态机模块、B端DMA状态机模块、B端地址状态机模块、数据CRC校验模块、数据做异或校验模块、数据做PQ计算模块和多端口接口MUIF模块; 所述RDMA状态机RDMA_FSM模块:是RDMA架构的主状态机,是RDMA架构的主控制模块,访问RDMA架构硬件的寄存器接口通过RDMA_FSM模块,并执行相关命令来进行管道两端内存的访问,从而实现两端系统的数据拷贝; 所述A端DMA状态机A_DMA_FSM模块:是数据拷贝的执行者,分为读内存和写内存两个方向:在读内存时,它接收上述RDMA_FSM模块的控制命令,并从A_Addr_FSM模块获得数据的映射的内存地址,直接把内存数据搬移到B_DMA_FSM模块的输入接口;在写内存时,它接收到上述RDMA_FSM的控制命令,并从A_Addr_FSM模块获得数据的映射的内存地址,把从B_DMA_FSM模块读取过来的数据写到内存位置; 所述A端地址状态机A_Addr_FSM模块:定义了一个FPGA内部的RAM来缓存RDMA架构数据拷贝时发送和接收的数据和和地址信息,定义了内存的扇区作内存拷贝的储存空间; 所述B端DMA状态机B_DMA_FSM模块:是数据拷贝的执行者,分为读内存和写内存两个方向:在读内存时,它接收到上述RDMA_FSM模块的控制命令,并从B_Addr_FSM模块获得数据的映射的内存地址,直接把内存数据搬移到A_DMA_FSM模块的输入接口;在写内存时,它接收到RDMA_FSM的控制命令,并从上述B_Addr_FSM模块获得数据的映射的内存地址,把从A_DMA_FSM模块读取过来的数据写到内存位置; 所述B端地址状态机B_Addr_FSM模块:定义了一个FPGA内部的RAM来缓存RDMA数据拷贝时发送和接收的数据和和地址信息,定义了内存的扇区作内存拷贝的储存空间; 所述多端口接口MUIF模块:是硬件寄存器访问的接口以及数据传输的接口; 所述数据的CRC校验CRC模块:预留的数据做CRC校验接口,当对传输数据作CRC检验时,可以直接通过该CRC模块的接口进行添加硬件逻辑来实现CRC校验功能;所述数据做异或校验XOR模块:预留的数据做异或检验接口,当对传输数据做异或检验时,可以直接通过该XOR模块的接口进行添加硬件逻辑来实现异或校验功能;所述数据做PQ计算PQ模块:预留的数据做P检验和Q检验接口,当对传输数据做P检验或者Q检验时,可以直接通过该PQ模块的接口进行添加硬件逻辑来实现异或校验功能。 |
地址 |
214122 江苏省无锡市新区震泽路18号无锡软件园金牛座A栋6层 |