发明名称 |
Verbundstruktur für Gate-Ebenen Zwischenschicht-Dielektrikum |
摘要 |
Ein Verfahren zum Bilden einer integrierten Schaltkreisvorrichtung umfasst das Bilden von Dummy-Gates auf einem Halbleitersubstrat, das Abscheiden einer ersten dielektrischen Schicht auf den Dummy-Gates, chemisch-mechanisches Polieren zum Absenken der ersten dielektrischen Schicht auf die Höhe der Dummy-Gates, Ätzen zum Vertiefen der ersten dielektrischen Schicht bis unter die Höhe der Gates, Abscheiden einer oder mehrerer weiterer dielektrischer Schichten auf der ersten dielektrischen Schicht sowie chemisch-mechanisches Polieren zum Absenken der einen oder mehreren weiteren dielektrischen Schichten auf die Höhe der Gates. Das Verfahren stellt eine integrierte Schaltkreisvorrichtung mit Metallelektroden und einem Zwischenebenen-Dielektrikum auf der Gate-Ebene bereit, die eine Abdeckschicht umfasst. Die Abdeckschicht widersteht Ätzen und erhält die Gatehöhe durch ein Gate-Ersetzungs-Verfahren hindurch. |
申请公布号 |
DE102014119156(A1) |
申请公布日期 |
2015.07.02 |
申请号 |
DE201410119156 |
申请日期 |
2014.12.19 |
申请人 |
TAIWAN SEMICONDUCTOR MFG. CO., LTD. |
发明人 |
TU, CHE-HAO;HONG, WILLIAM WEILUN;CHEN, YING-TSUNG |
分类号 |
H01L27/088;H01L21/28;H01L21/8234;H01L29/49;H01L29/78 |
主分类号 |
H01L27/088 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|