发明名称 半导体器件的形成方法
摘要 一种半导体器件的形成方法,包括:在刻蚀去除半导体衬底上的伪栅结构的伪栅材料层之前,先向半导体衬底上方的伪栅结构和伪栅结构周边的介质层内注入离子,从而在后续刻蚀伪栅材料层过程中,提高刻蚀伪栅材料层和介质层的刻蚀选择比,在去除伪栅材料层过程中,减小介质层,以及伪栅结构除伪栅材料层外其他结构被腐蚀的量。采用上述技术方案可在刻蚀伪栅材料层,在介质层内形成栅极凹槽后,有效降低在介质层表面形成与栅极凹槽相通的多余的凹槽的概率。避免在后续半导体器件的制备过程中,在多余凹槽内形成与金属插塞以及金属栅极电导通的导电层,造成金属插塞和金属栅极之间出现漏电的缺陷。
申请公布号 CN104752180A 申请公布日期 2015.07.01
申请号 CN201310745797.3 申请日期 2013.12.30
申请人 中芯国际集成电路制造(上海)有限公司 发明人 高汉杰;赵杰;宋伟基
分类号 H01L21/28(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L21/28(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 骆苏华
主权项 一种半导体器件的形成方法,其特征在于:包括:提供半导体衬底,所述半导体衬底上形成有伪栅结构,以及包裹于所述伪栅结构周边的介质层,所述伪栅结构的伪栅材料层表面与所述介质层上表面齐平;向所述伪栅结构,以及介质层内注入离子;刻蚀注入离子后的伪栅材料层,在所述介质层内形成栅极凹槽。
地址 201203 上海市浦东新区张江路18号