发明名称 METHOD OF MANUFACTURING ELECTRODE
摘要 집전체 재료(30)의 한쪽 면에는 전체에 레지스트층(31)이 형성되고, 집전체 재료(30)의 다른쪽 면에는 소정 패턴의 레지스트층(32)이 형성된다. 이 집전체 재료(30)에는 에칭 처리에 의해 관통 구멍(20a, 23a)이 형성된다. 관통 구멍(20a, 23a)이 형성된 집전체 재료(30)에는, 레지스트층(31, 32)을 제거하지 않고서 전극 슬러리가 도공된다. 즉, 관통 구멍(20a, 23a)이 레지스트층(31)에 의해 폐쇄되기 때문에, 전극 슬러리가 관통 구멍(20a, 23a)을 통과하여 누설되는 일이 없다. 이에 따라, 집전체 재료(30)를 수평 방향으로 반송하는 것이 가능해져, 전극의 생산성을 향상시키는 것이 가능해진다. 또한, 레지스트층(31, 32)은 PVdF에 의해 구성되어 있고, PVdF를 융해하는 가열 건조 공정에서 레지스트층(31, 32)은 제거된다.
申请公布号 KR101530094(B1) 申请公布日期 2015.06.18
申请号 KR20090024025 申请日期 2009.03.20
申请人 发明人
分类号 H01G11/06;H01G11/22;H01G11/30;H01G11/50;H01G11/66;H01G11/70;H01G11/84;H01G11/86;H01M4/04;H01M4/139;H01M4/62;H01M4/64;H01M4/70 主分类号 H01G11/06
代理机构 代理人
主权项
地址