一种面向体域网的双模式BCH解码器电路

摘要

本发明属于纠错控制编码技术领域，具体为一种面向体域网的双模式BCH解码器电路。本发明针对体域网协议IEEE 802.15.6中面向低功耗应用的窄带物理层标准，设计了支持双模式的高能效BCH码解码器，以实现在不同的通信场景、信道情况下均能够进行低功耗、高能量效率的通信。本发明通过设计以有限状态机为控制核心的解码器控制单元，实现对基于II型Chase软解码算法和传统硬解码算法的双重支持，并通过两种算法之间的硬件共享减小了解码器的电路面积。

主权项

一种面向体域网的双模式BCH解码器电路，其特征在于：支持硬判决解码和软判决解码两种模式，在软判决模式下，采用II型Chase软解码算法对输入码字进行解码；其中Chase软解码算法中的硬解码模块与硬解码模式中使用的硬解码模块是同一个模块；其结构包括：硬解码模块、解码控制单元和时钟生成模块；其中：所述硬解码模块负责在硬解码模式下对输入的待解码字进行解码，以及在软解码模式下对每次迭代产生的测试序列解码；所述解码控制单元内部包括有限状态机、测试序列生成模块、候选码字缓存、解码输出模块；解码电路的工作模式切换和解码算法通过解码控制单元中的有限状态机控制；有限状态机接收外部控制信号，以及硬解码模块输出的状态信号和数据，据此作出状态转移、控制测试序列生成模块、候选码字缓存、硬解码模块和时钟生成模块；所述时钟生成模块由有限状态机控制，利用分频器生成符合相应模式吞吐率要求频率的时钟，工作在硬解码模式下的时钟由软解码模式时钟八分频得到。