发明名称 |
芯片尺寸封装件 |
摘要 |
一种芯片尺寸封装件,包括包覆层;嵌埋于该包覆层内的芯片,且该芯片的作用面外露于包覆层;设于包覆层及芯片上的缓冲介电层;以及设于缓冲介电层上的线路层,且该线路层具有形成于缓冲介电层中的导电盲孔,以电性连接芯片,以借由缓冲介电层对包覆层具有接著性良好、及缓冲介电层于包覆层上具有可均匀分布的特性,所以不会有缓冲介电层与包覆层发生分层的可靠度问题。 |
申请公布号 |
CN102832181B |
申请公布日期 |
2015.06.10 |
申请号 |
CN201110192116.6 |
申请日期 |
2011.07.05 |
申请人 |
矽品精密工业股份有限公司 |
发明人 |
张江城;刘鸿汶;许彰;廖信一;邱世冠 |
分类号 |
H01L23/31(2006.01)I;H01L23/29(2006.01)I |
主分类号 |
H01L23/31(2006.01)I |
代理机构 |
北京戈程知识产权代理有限公司 11314 |
代理人 |
程伟;王锦阳 |
主权项 |
一种芯片尺寸封装件,其特征在于,其包括:包覆层,具有相对的第一表面及第二表面;至少一芯片,嵌埋于该包覆层的第一表面内,该芯片具有相对的作用面及非作用面、与形成于该芯片作用面的多个电极垫,该芯片的作用面并外露于该包覆层的第一表面;缓冲介电层,形成于该包覆层的第一表面及该芯片的作用面上,且具有贯穿的多个开口以外露各该电极垫,该缓冲介电层的材质为SiO<sub>2</sub>、Si<sub>3</sub>N<sub>4</sub>或聚对二甲苯;以及线路层,设于该缓冲介电层上,且具有形成于该开口中的导电盲孔,令该线路层通过该导电盲孔电性连接该电极垫。 |
地址 |
中国台湾台中市 |