| 摘要 |
<p>積層メモリアーキテクチャのためのビルトインセルフテスト。メモリデバイスの実施形態は、１または複数のＤＲＡＭ（ダイナミックランダムアクセスメモリ）要素を有するメモリ積層体およびメモリ積層体の制御のためのシステム要素を含む。システム要素は、メモリ積層体のライトテストイベントまたはリードテストイベントを生成するビルトインセルフテストエンジン（ＢＩＳＴエンジン）、ＢＩＳＴエンジンからのライトテストイベントまたはリードテストイベントのテストデータを受信するテストインターフェース、およびテストインターフェースからのテストデータの少なくとも一部を受信し、メモリ積層体のＤＲＡＭ素子でのライトテストイベントまたはリードテストイベントを実行するメモリコントローラを含む。</p> |
