发明名称 具有输入电压转换单元的存储器
摘要 本发明提供了一种具有输入电压转换单元的存储器,包括:存储单元、字线、位线、字线输入端和位线输入端,其中所述存储单元呈阵列排列,同一行存储单元连接至一根字线,同一列存储单元连接至一根位线,字线输入端输入第一电压,位线输入端输入第二电压;还包括字线钳位电路和位线钳位电路;字线钳位电路将所述第一电压钳制到第三电压,将所述第三电压输出给字线,所述第二电压小于第一电压;位线钳位电路将所述第二电压钳制到第四电压,将所述第四电压输出给位线,所述第四电压小于第二电压,从而减小由于读写电流过大造成的串扰问题和功耗。
申请公布号 CN102194517B 申请公布日期 2015.05.20
申请号 CN201010125885.X 申请日期 2010.03.08
申请人 上海华虹宏力半导体制造有限公司 发明人 杨光军
分类号 G11C16/02(2006.01)I;G11C16/10(2006.01)I;G11C16/06(2006.01)I 主分类号 G11C16/02(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 李丽
主权项 一种具有输入电压转换单元的存储器,包括:存储单元、字线、位线、字线输入端和位线输入端,其中所述存储单元呈阵列排列,同一行存储单元连接至一根字线,同一列存储单元连接至一根位线,字线输入端输入第一电压,位线输入端输入第二电压;其特征在于,还包括字线钳位电路和位线钳位电路;字线钳位电路将所述第一电压钳制到第三电压,将所述第三电压输出给字线,所述第三电压小于第一电压;位线钳位电路将所述第二电压钳制到第四电压,将所述第四电压输出给位线,所述第四电压小于第二电压;所述位线钳位电路包括:第一分压器、第二分压器、第三NMOS晶体管和差分运放电路;其中,第一分压器的输入端耦接至第六电压;第三NMOS晶体管的栅极和漏极耦接至所述第一分压器的输出端,第三NMOS晶体管的衬底和源极耦接至第二分压器的输入端;第二分压器的输出端耦接至所述差分运放电路的正向输入端;所述差分运放电路的反向输入端耦接至所述位线,所述差分运放电路的输出端耦接第三PMOS晶体管的栅极;第三PMOS晶体管的源极和衬底耦接至位线输入端,第三PMOS晶体管的漏极耦接至位线;或者所述位线钳位电路包括:第一分压器、第三NMOS晶体管和差分运放电路;其中,第一分压器的输入端耦接至第六电压;第三NMOS晶体管的栅极和漏极耦接至所述第一分压器的输出端,第三NMOS晶体管的衬底和源极耦接至所述差分运放电路的正向输入端;所述差分运放电路的反向输入端耦接至所述位线,所述差分运放电路的输出端耦接第三PMOS晶体管的栅极;第三PMOS晶体管的源极和衬底耦接至位线输入端,第三PMOS晶体管的漏极耦接至位线;或者所述位线钳位电路包括:第一PMOS晶体管、第二PMOS晶体管和第二NMOS晶体管;其中,第一PMOS晶体管,源极耦接至第六电压,漏极耦接第二NMOS晶体管的漏极,栅极耦接第二NMOS晶体管的栅极;第二NMOS晶体管的栅极耦接至位线,第二NMOS晶体管的源极耦接至低电压;第二PMOS晶体管的源极耦接至位线输入端,第二PMOS晶体管的栅极耦接第一PMOS晶体管的漏极,第二PMOS晶体管的漏极耦接至位线。
地址 201203 上海市浦东新区张江高科技园区祖冲之路1399号