| 摘要 |
<p>幅ＷＲＨ１および幅ＷＲＨ２が大きくなり、幅ＷＲＬが小さくなるように、電圧Ｖｓ、Ｖｄ、およびＶ３が、それぞれ、ソース電極（１５）、ドレイン電極（１６）、および下部ゲート電極膜（１２）に印加されながら、強誘電体膜（１３）に含まれる全ての分極を反転させるのに必要な期間よりも短い期間の間、パルス電圧Ｖ１およびＶ２が、それぞれ、第１上部ゲート電極（１７ａ）および第２上部ゲート電極（１７ｂ）に印加される。パルス電圧Ｖ１およびＶ２は、強誘電体膜（１３）に含まれる全ての分極を反転させるために必要な電圧よりも小さい。電圧Ｖｓ、ＶｄおよびＶ３ならびにパルス電圧Ｖ１およびＶ２は、Ｖｓ，Ｖｄ，Ｖ３＜Ｖ１，Ｖ２の関係を充足する。</p> |
