| 摘要 |
半導体装置（１）に設けられたインターフェース回路（５）は、クロック信号（ＣＫ）に基づいて外部メモリ装置（２）に動作クロックを供給し、外部メモリ装置（２）からデータ信号（ＤＱ）およびストローブ信号（ＤＱＳ）を受信する。インターフェース回路（５）は、受信したストローブ信号（ＤＱＳ）を遅延させる遅延回路（２５）を含む。遅延回路（２５）は、第１の調整回路（２６）と、第１の調整回路（２６）と直列に接続された第２の調整回路（２７）とを含む。第１の調整回路（２６）は、ストローブ信号（ＤＱＳ）の遅延量を、クロック信号（ＣＫ）の設定周波数に応じた複数段階に調整可能である。第２の調整回路（２７）は、ストローブ信号（ＤＱＳ）の遅延量を、第１の調整回路（２６）よりも細かい精度で調整可能である。 |
