| 主权项 |
一种记忆体，至少包含：用以接收一输入讯号的一输入端，及用以输出资料的一输出端；复数个资料储存单元，用以储存个别单位资料，该等复数个资料储存单元系配置成一阵列；复数个该等阵列；该等阵列之每一者包含侦测电路，用以回应该侦测电路所接收到的一输入控制讯号而侦测已储存资料并将其输出；延迟电路，用以提供一延迟给传送至该等复数个阵列中至少某些阵列的该侦测电路的该输入控制讯号，且提供给位在相对地较靠近该记忆体之该输入端及该记忆体之输出端的至少一阵列的该输入控制讯号之该延迟会比提供给位在距离该记忆体之该输入端及该记忆体之该输出端相对地较远的至少一阵列的该输入控制讯号之该延迟还长，其中该输入端系用以接收该输入控制讯号，以控制对储存在该记忆体中的资料的存取；及该输出端系用以回应该输入控制讯号而自该记忆体输出资料；该记忆体还包含：输入资料传输电路，用以提供该输入控制讯号至该等复数个阵列的资料传输；
输出资料传输电路，用以提供该输出端与该等复数个阵列之间的资料传输；其中该延迟电路系适配用以提供该延迟给传送至该等阵列中至少某些阵列的该侦测电路的该输入控制讯号，该延迟具有视一输入延迟及一输出延迟中之至少一者而定之一值，该输入延迟为该输入控制讯号到达该阵列所需时间，该输出延迟为该资料从该阵列到达该输出端所需时间。
|
