| 发明名称 | 一种半导体叠层封装方法 | ||
| 摘要 | 本发明提供了一种半导体叠层封装方法，包括以下步骤：将芯片堆叠，堆叠时，上层芯片不覆盖下层芯片上的凸点，其中，顶层芯片上无凸点；在芯片上方涂覆树脂材料；所述树脂材料完全覆盖芯片上的凸点；对涂敷树脂的芯片的侧面进行打磨或抛光，露出凸点的一部分；在抛光后的树脂材料层以及露出的凸点上设置导电材料。与现有技术相比，本发明的有益效果是：该新的封装结构及工艺不仅降低的芯片堆叠封装的高度，特别是顶层芯片封装的高度，有利于节约后续产品的空间，同时，本封装方法工艺成熟，节省了封装的耗材，操作简便。另一方面，封装后凸点之间的导电面积增大，电性能更加稳定优异，延长了封装产品的使用寿命。 | ||
| 申请公布号 | CN104485291A | 申请公布日期 | 2015.04.01 |
| 申请号 | CN201410812371.X | 申请日期 | 2014.12.23 |
| 申请人 | 南通富士通微电子股份有限公司 | 发明人 | 石磊 |
| 分类号 | H01L21/50(2006.01)I;H01L21/56(2006.01)I;H01L21/60(2006.01)I | 主分类号 | H01L21/50(2006.01)I |
| 代理机构 | 北京驰纳智财知识产权代理事务所(普通合伙) 11367 | 代理人 | 蒋路帆 |
| 主权项 | 一种半导体叠层封装方法，包括以下步骤：将芯片堆叠，堆叠时，上层芯片不覆盖下层芯片上的凸点，其中，顶层芯片上无凸点；在芯片上方涂覆树脂材料；所述树脂材料完全覆盖芯片上的凸点；对涂敷树脂的芯片的侧面进行打磨或抛光，露出凸点的一部分；在抛光后的树脂材料层以及露出的凸点上设置导电材料。 | ||
| 地址 | 226004 江苏省南通市崇川路288号 | ||