| 主权项 |
一种可防止反灌电的上拉电阻电路，用于保护公共信号端免受其所连接的电源泄漏电流的影响，其特征在于：所述上拉电阻电路包括上拉电阻模块和控制信号产生模块，所述上拉电阻模块串联于所述公共信号端与所述电源之间；所述控制信号产生模块与所述上拉电阻模块和所述公共信号端电连接；当所述电源有电时，所述控制信号产生模块控制所述上拉电阻模块与所述电源接通；当所述电源无电时，所述控制信号产生模块控制所述上拉电阻模块与所述电源断开；所述上拉电阻模块包括上拉电阻和第五晶体管；所述第五晶体管的源极耦合至所述电源，所述第五晶体管的漏极串联所述上拉电阻后耦合至所述公共信号端；所述第五晶体管的栅极和衬底耦合至所述控制信号产生模块；当所述电源有电时，所述控制信号产生模块输出第一电压到所述第五晶体管的栅极；所述第一电压低于所述电源电压，使得第五晶体管导通，导通所述上拉电阻与电源；当所述电源无电时，所述控制信号产生模块输出第二电压到所述第五晶体管的栅极；所述第二电压高于所述电源电压，使得第五晶体管截止，所述上拉电阻与电源断开；所述控制信号产生模块包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；所述第一晶体管的栅极、第二晶体管的栅极、第四晶体管的栅极和第三晶体管的源极均耦合至所述电源；所述第二晶体管的源极耦合到所述公共信号端；所述第一晶体管的源极及其衬底共连后接地；所述第二晶体管的漏极、第四晶体管的源极和第三晶体管的栅极均耦合到所述第一晶体管的漏极；所述第五晶体管的栅极电连接到所述第二晶体管的漏极、第四晶体管的源极、第三晶体管的栅极、第一晶体管的漏极之间的耦合电路上；所述第二晶体管的衬底、第三晶体管的衬底、第四晶体管的衬底、第三晶体管的漏极、第四晶体管的漏极、第五晶体管的衬底共连；当所述电源有电时，所述第一晶体管导通，所述第二晶体管和第四晶体管截止，所述第五晶体管的栅极电位被下拉至0V，低于其源极电位，所述第五晶体管的源极和漏极导通，使所述公共信号端与所述电源导通。 |
