| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 提供了一种半导体器件及其制造方法。一示例半导体器件可以包括：绝缘体上半导体(SOI)衬底，包括基底衬底、埋入电介质层和SOI层；在SOI衬底上设置的有源区，该有源区包括第一子区和第二子区，其中第一子区包括第一鳍状部，第二子区包括与第一鳍状部相对的第二鳍状部，且第一子区和第二子区中至少之一包括横向延伸部；设于第一鳍状部和第二鳍状部之间的背栅；夹于背栅与各鳍状部之间的背栅介质层；以及在有源区上形成的栅堆叠。 | ||
| 申请公布号 | CN104425601A | 申请公布日期 | 2015.03.18 |
| 申请号 | CN201310388631.0 | 申请日期 | 2013.08.30 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 朱慧珑 |
| 分类号 | H01L29/78(2006.01)I;H01L29/417(2006.01)I;H01L29/423(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 倪斌 |
| 主权项 | 一种半导体器件，包括：绝缘体上半导体SOI衬底，包括基底衬底、埋入电介质层和SOI层；在SOI衬底上设置的有源区，该有源区包括第一子区和第二子区，其中第一子区包括第一鳍状部，第二子区包括与第一鳍状部相对的第二鳍状部，且第一子区和第二子区中至少之一包括横向延伸部；设于第一鳍状部和第二鳍状部之间的背栅；夹于背栅与各鳍状部之间的背栅介质层；以及在有源区上形成的栅堆叠。 | ||
| 地址 | 100083 北京市朝阳区北土城西路3号 | ||