发明名称 半导体器件制作方法和SiGe HBT晶体管制作方法
摘要 一种半导体器件制作方法和SiGe HBT晶体管制作方法,其中SiGe HBT晶体管制作方法包括:提供包括HBT集电区的衬底;在HBT集电区上依次形成栅介电层、多晶硅栅层、氧化层和阻挡层;去除HBT集电区上的部分阻挡层及其下的氧化层、多晶硅栅层和栅介电层,形成露出HBT集电区上表面的沟槽;在沟槽中形成SiGe层,作为基区;在基区上形成多晶硅发射区;去除HBT集电区两端上的部分阻挡层及其下的氧化层,至露出HBT集电区两端上的部分多晶硅栅层的上表面,保留包围多晶硅发射区的阻挡层及其下的氧化层。将上述两种晶体管的制作工艺进行了兼容,节省了成本;抬高了CMOS晶体管的源/漏区;使SiGe HBT晶体管实现了基区与发射区的自对准。
申请公布号 CN102184898B 申请公布日期 2015.03.18
申请号 CN201110103110.7 申请日期 2011.04.22
申请人 上海华虹宏力半导体制造有限公司 发明人 孙涛;陈乐乐
分类号 H01L21/8249(2006.01)I;H01L21/331(2006.01)I 主分类号 H01L21/8249(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 骆苏华
主权项 一种半导体器件制作方法,其特征在于,包括:提供衬底,所述衬底包括:CMOS衬底和HBT集电区,所述HBT集电区与所述CMOS衬底之间包括隔离结构,所述CMOS衬底的上表面与所述HBT集电区的上表面齐平;在所述衬底上形成栅介电层;在所述栅介电层上形成第一多晶硅栅层和第二多晶硅栅层,所述第一多晶硅栅层位于所述HBT集电区对应的部分或全部栅介电层上;所述第二多晶硅栅层位于所述CMOS衬底对应的部分栅介电层上,作为栅电极;在所述栅电极的两端分别形成隔离侧壁;在上述结构的整个上表面依次形成第一氧化层和阻挡层;依次去除所述HBT集电区上的部分阻挡层及其下的第一氧化层、第一多晶硅栅层和栅介电层,形成露出HBT集电区上表面的第一沟槽;且依次去除所述栅电极两侧的源/漏区域上的阻挡层、第一氧化层和栅介电层,形成露出源/漏区域的第二沟槽和第三沟槽;在所述第一沟槽、第二沟槽和第三沟槽中形成SiGe层,分别作为基区、源抬高区和漏抬高区;在所述基区上形成多晶硅发射区;依次去除HBT集电区两端上的部分阻挡层及其下的第一氧化层,至露出所述HBT集电区两端上的部分第一多晶硅栅层的上表面,保留包围所述多晶硅发射区的阻挡层及其下的第一氧化层,形成SiGe HBT晶体管;且依次去除CMOS衬底上的阻挡层和第一氧化层,露出所述CMOS衬底上的源抬高区、漏抬高区和栅电极的上表面,形成CMOS晶体管。
地址 201203 上海市浦东新区张江高科技园区祖冲之路1399号