发明名称 时序分析方法以及机器可读媒体;TIMING ANALYSIS METHOD AND MACHINE READABLE MEDIA
摘要 一种应用在非标准元件之电路中的时序分析方法,包含:找出该电路中之至少一第一暂存器以及一第二暂存器;计算经过该第一暂存器和该第二暂存器彼此之间的至少一路径所需的至少一路径时间延迟;计算一第一时脉源至该第一暂存器的一第一暂存器时脉输入端的一第一暂存器时脉时间延迟,计算一第二时脉源至该第二暂存器的一第二暂存器时脉输入端的以及一第二暂存器时脉时间延迟;依据该至少一路径时间延迟、该第一暂存器时脉时间延迟、该第二暂存器时脉时间延迟以及该第一暂存器的一第一暂存器时间延迟来判断该第二暂存器是否存在时序错误。; calculating at least one path delay of at least one path between the first register and the second register; calculating a first register clock delay from a first clock source to a first register clock input terminal of the first register, calculating a second register clock delay from a second clock source to a second register clock input terminal of the second register; determining whether timing violation takes place in respect of the second register according to the at least one path delay, the first register clock delay, the second register clock delay, and a first register delay of the first register.
申请公布号 TW201510721 申请公布日期 2015.03.16
申请号 TW102132041 申请日期 2013.09.05
申请人 瑞昱半导体股份有限公司 REALTEK SEMICONDUCTOR CORP. 发明人 陈英杰 CHEN, YING CHIEH;余美俪 YU, MEI LI;王鼎雄 WANG, TING HSIUNG;罗幼岚 LO, YU LAN;高淑怡 KAO, SHU YI
分类号 G06F11/36(2006.01);G01R31/28(2006.01) 主分类号 G06F11/36(2006.01)
代理机构 代理人 吴丰任戴俊彦
主权项
地址 新竹市新竹科学园区创新二路2号 TW