| 发明名称 |
于电荷撷取记忆体中减低位元线干扰及软性抹除之方法及装置 |
| 摘要 |
|
| 申请公布号 |
TWI476782 |
申请公布日期 |
2015.03.11 |
| 申请号 |
TW096136655 |
申请日期 |
2007.09.29 |
| 申请人 |
赛普拉斯半导体公司 |
发明人 |
斐德力克Ｂ 简 |
| 分类号 |
G11C7/12;G11C8/08 |
主分类号 |
G11C7/12 |
| 代理机构 |
|
代理人 |
蔡清福 台北市中山区中山北路3段27号13楼;蔡驭理 台北市中山区中山北路3段27号13楼 |
| 主权项 |
一种用于操作一记忆体设备以减低位元线干扰之方法，该方法包含：控制一记忆体阵列中之一共用位元线；及降低该共用位元线上之一位元线干扰以换取该共用位元线上之一增加的抑制干扰，其中每位元线干扰之一临限位移得以降低且每抑制干扰之一临限位移得以增加，及其中每位元线干扰之该临限位移乘以若干次使用寿命位元线干扰与每抑制干扰之该临限位移乘以若干次使用寿命抑制干扰近似均衡。 |
| 地址 |
美国 |
