| 摘要 |
<p>Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Substrats, das eine Halbleiteroberfläche aufweist, wobei das Substrat eine Verspannungsschicht aufweist, die in einer Tiefe innerhalb des Substrats angeordnet ist und neben der Halbleiteroberfläche angeordnet ist, wobei die verdeckte Verspannungsschicht in einem verspannten Zustand im Vergleich zu der Halbleiteroberfläche bereitgestellt wird; Ausbilden eines Feldeffekttransistors auf der Halbleiteroberfläche, wobei der Feldeffekttransistor eine Source- und eine Drain-Region und eine Gate-Struktur umfasst; Ausbilden einer vormetallischen dielektrischen Schicht über dem Feldeffekttransistor; Ätzen von Öffnungen in die vormetallische dielektrische Schicht und Ätzen zum Freilegen von Kontaktabschnitten des Substrats auf jeder Seite der Gate-Struktur; Ätzen in das Substrat innerhalb der Öffnungen in dem vormetallischen Dielektrikum, wobei das Ätzen auf eine ausreichende Tiefe voranschreitet, so dass die Verspannungsschicht eine Verpannung in der Halbleiteroberfläche hervorruft, um eine in Längsrichtung verlaufende Verpannung in der oberen Halbleiterschicht in einer aktiven Region des Feldeffekttransistors durch Randentspannung zu erzeugen; und Ausbilden elektrischer Kontakte zu der Source- und der Drain-Region, wobei die Kontakte mindestens teilweise innerhalb des Substrats ausgebildet sind.</p> |
