发明名称 |
半導体装置の製造方法及び半導体装置 |
摘要 |
ゲートラストプロセスであるSGTの製造方法と、柱状半導体層上部を金属と半導体との仕事関数差によってn型半導体層もしくはp型半導体層として機能させる構造を持つSGTとを提供することを課題とする。フィン状半導体層の周囲に第一の絶縁膜を形成し、前記フィン状半導体層の上部に柱状半導体層を形成し、第2の絶縁膜とポリシリコンゲート電極とポリシリコンゲート配線を作成し、ポリシリコンゲート電極は前記第2の絶縁膜を覆い、前記フィン状半導体層上部と前記柱状シリコン層下部に拡散層を形成し、前記フィン状半導体層上部の前記拡散層上部に金属と半導体の化合物を形成し、層間絶縁膜を堆積し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後、第1の金属を堆積し、金属ゲート電極と金属ゲート配線とを形成し、前記柱状半導体層上部側壁に、第3の金属からなるサイドウォールを形成し、前記第3の金属からなるサイドウォールと前記柱状半導体層上面は接続されていることを特徴とすることにより上記課題を解決する。 |
申请公布号 |
JP5670603(B1) |
申请公布日期 |
2015.02.18 |
申请号 |
JP20140521766 |
申请日期 |
2013.04.26 |
申请人 |
ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. |
发明人 |
舛岡 富士雄;中村 広記 |
分类号 |
H01L21/336;H01L21/28;H01L29/41;H01L29/78 |
主分类号 |
H01L21/336 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|