非易失性存储单元和存储器

摘要

本发明提供一种非易失性存储单元和存储器，其中，非易失性存储单元包括：差分存储电路、写入电路和读出电路；写入电路用于根据输入的待存储数据和读写信号输出存储控制信号，以控制所述差分存储电路存储数据；所述差分存储电路包括两组存储组件，在一个存储周期内，其中一组存储组件根据存储控制信号执行编程操作，且另一组存储组件根据存储控制信号执行擦除操作；读出电路用于根据读写信号将差分存储电路中存储的数据读出。本发明提供的非易失性存储单元和存储器能够解决现有的存储器写入数据的过程耗时较长的问题，用于缩短写入数据的耗时时间，简化写入读出数据操作。

主权项

一种非易失性存储单元，其特征在于，包括：差分存储电路、写入电路和读出电路；其中所述写入电路的待存储数据输入端用于输入待存储数据，所述写入电路的读写信号输入端用于输入读写信号，所述写入电路用于根据输入的待存储数据和读写信号输出存储控制信号，以控制所述差分存储电路存储数据；所述差分存储电路的输入端与所述写入电路连接，所述差分存储电路包括两组存储组件，在一个存储周期内，其中一组存储组件根据所述存储控制信号执行编程操作，且另一组存储组件根据所述存储控制信号执行擦除操作；所述读出电路与所述差分存储电路的输出端连接，所述读出电路的读写信号输入端用于输入所述读写信号，所述读出电路用于根据所述读写信号将所述差分存储电路中存储的数据输出。