发明名称 SeOI上的伪反相器电路
摘要 本发明涉及一种SeOI上的伪反相器电路,其制在绝缘半导体衬底上,该衬底包括半导体材料的薄层,通过绝缘层将该薄层与基层衬底隔开,所述电路包括:位于用于施加电源电压的第一端子和第二端子之间的串联的第一沟道类型的晶体管和第二沟道类型的晶体管,所述第一和第二沟道类型晶体管的每一个包括位于薄层中的漏极区和源极区、在源极区和漏极区之间延伸的沟道、以及位于该沟道上方的前控制栅,其特征在于,每个晶体管具有背控制栅,该背控制栅形成于该晶体管的沟道下方的基层衬底中,并且能被偏压以调制晶体管的阈值电压,而且所述第一和第二沟道类型晶体管中的至少一个配置为,在能充分调制晶体管的阈值电压的背栅信号的作用下操作于耗尽模式。
申请公布号 CN102214483B 申请公布日期 2015.01.14
申请号 CN201010299694.5 申请日期 2010.09.28
申请人 S.O.I.TEC绝缘体上硅技术公司 发明人 C·马祖尔;R·费朗;B-Y·阮
分类号 G11C11/4063(2006.01)I 主分类号 G11C11/4063(2006.01)I
代理机构 北京戈程知识产权代理有限公司 11314 代理人 程伟;王锦阳
主权项 一种电路,制在绝缘半导体衬底上,该衬底包括半导体材料的薄层,通过绝缘层将该薄层与基层衬底隔开,所述电路包括:位于用于施加电源电压的第一端子和第二端子之间的串联的第一沟道类型的晶体管和第二沟道类型的晶体管,所述第一和第二沟道类型晶体管的每一个包括位于薄层中的漏极区和源极区、在源极区和漏极区之间延伸的沟道、以及位于该沟道上方的前控制栅,其特征在于,每个晶体管具有背控制栅,该背控制栅在该绝缘层下方形成于该晶体管的沟道下方的基层衬底中,并且能被偏压以调制晶体管的阈值电压,而且所述晶体管中的至少一个配置为,在能充分调制晶体管的阈值电压的背栅信号的作用下操作于耗尽模式,其中用相同的背栅信号对背控制栅偏压,以及其中用所述背栅信号的互补信号对用于施加电源电压的第一端子偏压,而将用于施加电源电压的第二端子偏压到OFF状态,或者用所述背栅信号的互补信号对用于施加电源电压的第二端子偏压,而将用于施加电源电压的第一端子偏压到ON状态。
地址 法国贝尔尼