| 发明名称 | 一种乘法器 | ||
| 摘要 | 本发明适用于领域，提供了一种数位并行乘法器，包括输入端A、输入端B<sub>0</sub>...B<sub>P-2</sub>B<sub>P-1</sub>、输出端C及计算单元，所述输入端A及输入端B<sub>0</sub>...B<sub>P-2</sub>B<sub>P-1</sub>分别输入计算单元，经过计算处理后自所述计算单元的输出端C输出，所述计算单元输出的计算公式：C＝R(AB<sub>0</sub>+AB<sub>1</sub>x<sup>d</sup>+…+AB<sub>p-1</sub>x<sup>d(p-1)</sup>)modF(x)，其中，R是一个非零多项式，x是不可约多项式F(x)的一个根，d是分割长度，p是分割的段数，mod F(x)是对所得结果进行约减，即求模运算。本申请中提到的乘法器具有空间复杂度低，具有面积小、功耗低，提高计算效率，具有可扩展性。 | ||
| 申请公布号 | CN104239279A | 申请公布日期 | 2014.12.24 |
| 申请号 | CN201410459796.7 | 申请日期 | 2014.09.10 |
| 申请人 | 哈尔滨工业大学深圳研究生院;艾美特电器（深圳）有限公司 | 发明人 | 潘正祥;杨春生;李秋莹;闫立军;蔡正富 |
| 分类号 | G06F17/16(2006.01)I;G06F7/52(2006.01)I | 主分类号 | G06F17/16(2006.01)I |
| 代理机构 | 深圳市科吉华烽知识产权事务所(普通合伙) 44248 | 代理人 | 韩云涵 |
| 主权项 | 一种数位并行乘法器，其特征在于，该数位并行乘法器包括输入端A、输入端B<sub>0</sub>...B<sub>P‑2</sub>B<sub>P‑1</sub>、输出端C及计算单元，所述输入端A及输入端B<sub>0</sub>...B<sub>P‑2</sub>B<sub>P‑1</sub>分别输入计算单元，经过计算处理后自所述计算单元的输出端C输出，所述计算单元输出的计算公式：C＝R(AB<sub>0</sub>+AB<sub>1</sub>x<sup>d</sup>+…+AB<sub>p‑1</sub>x<sup>d(p‑1)</sup>)mod F(x)，其中，R是一个非零多项式，x是不可约多项式F(x)的一个根，d是分割长度，p是分割的段数，mod F(x)是对所得结果进行约减即求模运算。 | ||
| 地址 | 518000 广东省深圳市南山区西丽镇深圳大学城哈工大校区 | ||