发明名称 |
用于XDSL电缆的串扰模拟器 |
摘要 |
一种用于电缆的串扰模拟器,该电缆优选为xDSL通信电缆,由若干模拟路径表示,每个模拟路径包括在印刷电路板PCB上与第二分段(L1b/L4b)串联连接的第一分段(L1a/L4a)。同一模拟路径的第一分段和第二分段在它们的接合点处形成例如约90度的角。所有模拟路径具有相同的长度,并且优选地在PCB上平行地延伸。结果,每个模拟路径仅在交叉点处与任何另一模拟路径交叉一次(X21)。此外,串扰模拟器在PCB上占据的区域相对于矩阵拓扑结构而减少,由此本拓扑结构能够容易地被扩展到大量的耦合器,从而允许对在交叉点处具有大量耦合元件(CP)的无源耦合模拟器进行设计指导。 |
申请公布号 |
CN103229426B |
申请公布日期 |
2014.12.24 |
申请号 |
CN201180056889.X |
申请日期 |
2011.11.23 |
申请人 |
阿尔卡特朗讯 |
发明人 |
D·范德黑根;B·希拉特;W·特罗施 |
分类号 |
H04B3/32(2006.01)I;H04B3/46(2006.01)I;H05K1/02(2006.01)I |
主分类号 |
H04B3/32(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华;马明月 |
主权项 |
一种用于电缆的串扰模拟器,所述电缆包括多条线,所述多条线中的每条线对应于所述串扰模拟器的印刷电路板PCB上的不同的模拟路径,每个模拟路径包括与第二分段(L1b/L4b)串联连接的第一分段(L1a/L4a),并且所述多条线的所有所述模拟路径被布置为在预定的交叉点(X21)处在不同的层上彼此交叉,所述串扰模拟器的特征在于,针对每个模拟路径,所述第一分段(L1a/L4a)的一端部是第一分段输出端(L1ao/L4ao),并且所述第二分段(L1b/L4b)的一端部是第二分段输入端(L1bi/L4bi),针对每个模拟路径,所述第一分段输出端在接合点(L1ao+L1bi/L4ao+L4bi)处连接到所述第二分段输入端,使得所述第一分段和所述第二分段在所述接合点处形成角,并且所述多条线的每个模拟路径与所述多条线的任何另一模拟路径仅在一个预定的交叉点(X21)处交叉一次。 |
地址 |
法国巴黎 |