| 摘要 |
<p>본 발명은, 기억 매체의 에러 레이트를 저감시키는 것을 목적으로 한다. 데이터 변환 장치(101)는, 기억 매체(110)에 기입되는 기입 데이터(200)를 호스트(102)로부터 접수한다. 데이터 변환 장치(101)는, 접수한 기입 데이터(200)를 특정한 비트수 단위로 구획한 데이터군에 기초하여, 데이터군에 포함되는 비트 패턴 P의 데이터의 개수를 계수한다. 데이터 변환 장치(101)는, 계수한 계수 결과가 많은 순으로 비트 패턴 P1∼Pm으로부터 선택된 변환원으로 되는 비트 패턴과, 「1」의 개수가 많은 순으로 비트 패턴 P1∼Pm으로부터 선택된 변환처로 되는 비트 패턴을 대응짓는다. 데이터 변환 장치(101)는, 변환원으로 되는 비트 패턴마다, 데이터 d1∼dn에 포함되는 변환원으로 되는 비트 패턴의 데이터를, 변환원으로 되는 비트 패턴에 대응지은 변환처로 되는 비트 패턴의 데이터로 변환한다.</p> |
