一种读取时序控制电路

摘要

本发明实施例提供一种读取时序控制电路包括读取预充电单元、灵敏放大延时单元、数据锁存延时单元、数据输出并行延时单元和内建测试模块；所述读取预充电单元用于在地址传输监测信号的触发下，产生读取预充电时序，并将预充电预备信号发给灵敏放大延时单元和内建测试模块；所述灵敏放大延时单元，用于给存储器芯片提供灵敏放大过程的处理时间；所述数据锁存延时单元输出数据锁存预备信号至数据输出并行延时单元和内建测试模块；所述数据输出并行延时单元用于输出读取使能预备信号至内建测试模块；所述内置测试模块包括具有预充电功能的动态测试子模块，所述内置测试模块用于输出灵敏放大预充电信号、数据锁存脉冲控制信号和读取周期使能信号。

主权项

一种读取时序控制电路，其特征在于，包括读取预充电单元、灵敏放大延时单元、数据锁存延时单元、数据输出并行延时单元和内建测试模块；所述读取预充电单元用于在地址传输监测信号ATD的触发下，产生读取预充电时序，并将预充电预备信号SAPCpre发给灵敏放大延时单元和内建测试模块；所述灵敏放大延时单元，用于接收预充电预备信号SAPCpre，给存储器芯片提供灵敏放大过程的处理时间，并输出锁存等待信号；所述数据锁存延时单元接收灵敏放大延时单元输出的锁存等待信号，并输出数据锁存预备信号SOLATpre至数据输出并行延时单元和内建测试模块；所述数据输出并行延时单元用于输出读取使能预备信号SENpre至内建测试模块；所述内建测试模块包括具有预充电功能的动态测试子模块，所述内建测试模块用于输出灵敏放大预充电信号SAPC、数据锁存脉冲控制信号SOLAT和读取周期使能信号SEN。