| 摘要 |
一种三维积体电路,包括形成于CMOS电晶体的底层上的顶层奈米线电晶体,其具有层间过孔、层内过孔和金属层,用以将复数个CMOS电晶体和奈米线电晶体连接在一起。顶层首先开始作为第一晶圆上的轻掺杂区,氧化物层形成于该区上。氢离子注入形成分离介面。翻转第一晶圆,并将其氧化物接合到具有CMOS装置的第二晶圆,并且热活化分离介面,以使得一部分轻掺杂区保持接合到底层。在顶层内形成奈米线电晶体。借助在外延生长程序中进行原位掺杂来形成顶层奈米线电晶体的源极和漏极。在氧化物接合后,在低温下执行剩余的处理步骤,以免损害金属互连。 |
