| 发明名称 | 接收电路、通信系统、电子设备以及接收电路的控制方法 | ||
| 摘要 | 提供一种无需设置PLL电路等并考虑安装要因而能够实现高速的信号的接收的接收电路等。在基于获取时钟信号而决定的多个获取定时获取输入信号的第一接收电路(230<sub>1</sub>)具有：使变化为H电平或者L电平的输入信号延迟设定的延迟时间而输出的延迟电路(234<sub>1</sub>)、在各获取定时获取经延迟电路(234<sub>1</sub>)延迟后的输入信号的数据锁存电路(236<sub>1</sub>)、对被获取至数据锁存电路(236<sub>1</sub>)中的锁存信号进行检定的数据检定电路(246<sub>1</sub>)、设定有与数据检定电路(246<sub>1</sub>)的检定结果对应的检定结果值的数据检定结果寄存器(248<sub>1</sub>)。数据检定电路(246<sub>1</sub>)输出在各获取定时被获取至所述锁存电路中的锁存信号与期待值的比较结果。 | ||
| 申请公布号 | CN104115439A | 申请公布日期 | 2014.10.22 |
| 申请号 | CN201380009112.7 | 申请日期 | 2013.02.08 |
| 申请人 | 精工爱普生株式会社 | 发明人 | 森田晶 |
| 分类号 | H04L7/02(2006.01)I;G06F13/42(2006.01)I;H03K19/0175(2006.01)I;H04L25/40(2006.01)I | 主分类号 | H04L7/02(2006.01)I |
| 代理机构 | 北京金信立方知识产权代理有限公司 11225 | 代理人 | 黄威;苏萌萌 |
| 主权项 | 一种接收电路，其在基于获取时钟信号而决定的多个获取定时获取输入信号，其特征在于，具有：延迟电路，其使变化为第一状态或者第二状态的所述输入信号延迟被设定的延迟时间而输出；锁存电路，其在各获取定时获取经所述延迟电路延迟后的所述输入信号；数据检定电路，其对被获取至所述锁存电路中的锁存信号进行检定；数据检定结果寄存器，其中设定有与所述数据检定电路的检定结果对应的检定结果值，所述数据检定电路对在各获取定时被获取至所述锁存电路中的所述锁存信号与期待值进行比较，并输出比较结果。 | ||
| 地址 | 日本东京 | ||