发明名称 具有带有非易失性半导体存储器的非易失性半导体存储设备的存储系统
摘要 一种耦合到主机的存储系统具有非易失性半导体存储设备和耦合到半导体存储设备的存储控制器,该非易失性半导体存储设备包括由多个页面配置的非易失性半导体存储器。在多个页面中存储的数据变成非必需的情况下,以这多个页面为基于非易失性半导体存储设备的逻辑卷的区域的基础,存储控制器向非易失性半导体存储设备发送对于减少页面数目的非必需减少请求,这些页面是具有在其中存储的非必需数据的区域的基础。基于非必需减少请求,非易失性半导体存储设备使多个页面无效,这多个页面是具有在其中存储的非必需数据的区域的基础。
申请公布号 CN104106038A 申请公布日期 2014.10.15
申请号 CN201280069362.5 申请日期 2012.03.13
申请人 株式会社日立制作所 发明人 铃木进;本间繁雄;松井佑光
分类号 G06F3/06(2006.01)I 主分类号 G06F3/06(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 王茂华;黄倩
主权项 一种耦合到主机的存储系统,包括:非易失性半导体存储设备,所述非易失性半导体存储设备包括由多个页面配置的非易失性半导体存储器、存储页面管理信息的存储介质以及耦合到所述非易失性半导体存储器和所述存储介质的存储器控制器,所述页面管理信息指示每个页面的状态;以及存储控制器,所述存储控制器耦合到所述非易失性半导体存储设备并且控制对基于所述非易失性半导体存储器的逻辑卷的访问,其中每个页面的所述状态包括有效和无效,所述有效意指所述页面被分配给了所述逻辑卷的区域并且具有存储有的数据,所述无效意指所述页面未被分配给所述逻辑卷的所述区域、但是具有在其中存储的数据,并且其中在所述多个页面中存储的所述数据变成对所述主机为非必需的、而且这些多个页面是所述逻辑卷的所述区域的基础的情况下,执行下文描述的(A)和(B):(A)所述存储控制器传输用于减少页面数目的非必需减少请求,所述页面是具有在其中存储的所述非必需数据的所述区域的基础;以及(B)所述存储器控制器基于所述非必需减少请求、针对所述页面管理信息使所述多个页面无效,所述多个页面是具有在其中存储的所述非必需数据的所述区域的基础。
地址 日本东京都
您可能感兴趣的专利