| 主权项 |
一种改进型10‑bit差分电容分段耦合式DAC，其特征在于，包括正端次级电容阵列、正端耦合电容、正端主级电容阵列、负端次级电容阵列、负端耦合电容、负端主级电容阵列和采样开关；所述正端次级电容阵列包括第一、第二、第三、第四、第五、第六及第七电容，所述第一电容与第二电容串联，所述第二电容的下极板与第一开关连接，所述第一开关的选择端与低参考电压及正端输入电压连接，所述第三电容的下极板与第二开关连接，所述第二开关的选择端与低参考电压及正端输入电压连接，所述第四、第五、第六及第七电容的下极板分别与第三、第四、第五、第六开关连接，所述第三、第四、第五及第六开关的选择端均与低参考电压、高参考电压及正端输入电压连接；所述正端主级电容阵列包括第十、第十一、第十二、第十三、第十四、第十五及第十六电容，所述第十电容及第十一电容串联连接，所述第十一、第十二、第十三、第十四、第十五及第十六电容的下极板分别与第七、第八、第九、第十、第十一及第十二开关连接；所述第七、第八、第九、第十、第十一及第十二开关的选择端均与低参考电压、高参考电压及正端输入电压连接；所述正端耦合电容包括串联连接的第八电容及第九电容，所述第八电容的下极板分别与第一、第三、第四、第五、第六及第七电容的上极板连接，所述第九电容的上极板分别与第十、第十二、第十三、第十四、第十五及第十六电容的上极板和采样开关的一端连接；所述负端次级电容阵列包括第十七、第十八、第十九、第二十、第二十一、第二十二及第二十三电容，所述第十七电容与第十八电容串联连接，所述第十八、第十九、第二十、第二十一、第二十二及第二十三电容的下极板分别与第十三、第十四、第十五、第十六、第十七及第十八开关连接，所述第十三及第十四开关的选择端均与高参考电压及负端输入电压连接，所述第十五、第十六、第十七及第十八的选择端均与低参考电压、高参考电压及负端输入电压连接；所述负端主级电容阵列包括第二十六、第二十七、第二十八、第二十九、第三十、第三十一及第三十二电容，所述第二十六电容与第二十七电容串联连接，所述第二十七、第二十八、第二十九、第三十、第三十一及第三十二电容的下极板分别与第十九、第二十、第二十一、第二十二、第二十三及第二十四开关连接，所述第十九、第二十、第二十一、第二十二、第二十三及第二十四开关的选择端均与低参考电压、高参考电压及负端输入电压连接；所述负端耦合电容包括相互串联的第二十四电容及第二十五电容，所述第二十四电容的下极板分别与第十七、第十九、第二十、第二十一、第二十二及第二十三的上极板连接，所述第二十五电容的上极板分别与第二十六、第二十八、第二十九、第三十、第三十一及第三十二电容的上极板和采样开关的另一端连接。 |
