| 发明名称 |
记忆体电路及其操作方法 |
| 摘要 |
一种记忆体电路。该记忆体电路包括一第一组记忆体阵列及一第二记忆体阵列，该第一组记忆体阵列包括一第一记忆体阵列，耦接至一第一输入/输出(IO)界面，而该第二记忆体阵列耦接至一第二IO界面。一第二组记忆体阵列包括一第三记忆体阵列及一第四记忆体阵列。该第三记忆体阵列耦接至一第三输入/输出(IO)界面而该第四记忆体阵列耦接至一第四IO界面。复数个冗余位元线包括至少一第一冗余位元线，用以选择性修复该第一组记忆体阵列，其中至少一第二冗余位元线用以选择性修复该第二组记忆体阵列。 |
| 申请公布号 |
TWI455143 |
申请公布日期 |
2014.10.01 |
| 申请号 |
TW099138455 |
申请日期 |
2010.11.09 |
| 申请人 |
台湾积体电路制造股份有限公司 新竹市新竹科学工业园区力行六路8号 |
发明人 |
杨天骏;池育德;刘上玄 |
| 分类号 |
G11C29/24;G11C29/44 |
主分类号 |
G11C29/24 |
| 代理机构 |
|
代理人 |
洪澄文 台北市南港区三重路19之6号2楼;颜锦顺 台北市南港区三重路19之6号2楼 |
| 主权项 |
一种记忆体电路，包括：一第一组记忆体阵列，包括：一第一记忆体阵列，耦接至一第一输入/输出(IO)界面；以及一第二记忆体阵列耦接至一第二IO界面；一第二组记忆体阵列，包括：一第三记忆体阵列耦接至一第三输入/输出(IO)界面；以及一第四记忆体阵列耦接至一第四IO界面；以及复数个冗余位元线，包括：至少一第一冗余位元线，用以选择性修复该第一组记忆体阵列；以及至少一第二冗余位元线，用以选择性修复该第二组记忆体阵列。 |
| 地址 |
新竹市新竹科学工业园区力行六路8号 |
