时钟突变检测电路

摘要

在一用以检测一时钟信号中的时钟突变的第一电路中，一主计数器由时钟信号计时，且记忆一主计数NM。一增量器使主计数提高一增量。一从属计数器由时钟信号计时，且记忆一从属计数NS。从属计数相对主计数被延迟至少P时钟边缘。一比较器决定主计数与从属计数之差NM-NS是否至少为P。;在一相关层面，一同步电路包含一时钟树，用于将一时钟信号从一起始点传送至一或一个以上其他点，起始点及其他点包含一第一点及第二点。一第一计数器由在第一点的时钟信号计时且记忆一第一计数N1。一第一增量器使第一计数N1提高一增量。一第二计数器由在第二点的时钟信号计时，且记忆一第二计数N2。一第二增量器使第二计数N2提高一增量。一比较器决定第一计数N1与第二计数N2之差，或决定第一计数N1与第二计数N2是否相异。该同步电路可包含第一电路。;一用以检测一时钟信号中的时钟突变的第二电路亦被提供。该第二电路被整合在该同步电路中。

主权项

一种用以检测在一时钟信号中的时钟突变的电路，包含：一主计数器，由该时钟信号计时，用以记忆一主计数NM；一增量器，用于以一增量提高该主计数；一从属计数器，由该时钟信号计时，用以记忆一从属计数NS，该从属计数相对该主计数延迟至少P个时钟边缘，数目P大于或等于一；一比较器，用以决定该主计数与该从属计数之差NM-NS是否至少P倍于该增量。