记忆体阵列、半导体结构与电子系统，以及形成记忆体阵列、半导体结构与电子系统之方法; AND METHODS OF FORMING MEMORY ARRAYS, SEMICONDUCTOR CONSTRUCTIONS AND ELECTRONIC SYSTEMS

摘要

某些实施例包括具有部分于SOI上方延伸之电晶体闸极之DRAM，及形成此DRAM的方法。DRAM之记忆单元可位于作用区域台座内，且在某些实施例中，记忆单元可包含具有与作用区域台座之侧壁直接接触的储存节点之电容器。某些实施例包括具有整体在SOI上方之电晶体闸极之0C1T记忆体，及形成此0C1T记忆体的方法。

主权项

一种形成一记忆体阵列之方法，其包含：在一第一半导体材料上方形成一第一介电材料；图案化该第一介电材料以形成延伸通过该第一介电材料至该第一半导体材料之开口；在图案化该第一介电材料之后，在该经图案化之第一介电材料上方及在该等开口内且与该第一半导体材料直接接触而形成第二半导体材料；将该第二半导体材料图案化为复数个作用区域，该等作用区域位于该等开口上方且与该等开口一一对应；在该等作用区域上方且与该第一介电材料直接接触而形成第二介电材料；图案化该第二介电材料以形成延伸通过该第二介电材料至该第一介电材料之开口；在延伸通过该第二介电材料之该等开口内形成第一导电线，其中该等导电线中之每一者位于该第一介电材料的至少一部分上方；将电导率增强掺杂剂植入该等作用区域之该第二半导体材料中以在该等作用区域内形成导电掺杂区域，该复数个作用区域中之每一者具有该等导电掺杂区域中之至少两者；形成电容器，其中该等电容器中之至少一者之一储存节点与该复数个作用区域中的至少一者之该等导电掺杂区域中之至少一者电连接；及形成第二导电线，其中该等第二导电线中之至少一者与该复数个作用区域中之该至少一者的该至少两个导电掺杂区域中之一另一者电耦接。