一种克服非易失性存储器Erase Stress影响的方法和电路

摘要

本发明实施例公开了一种克服非易失性存储器Erase Stress影响的方法，包括：选择执行擦除操作的存储单元邻近未选择区域内的一个存储单元作为待测存储单元；对所述待测存储单元进行阈值电压裕度检测，所述的阈值电压裕度检测包括两次电压比较；基于所述阈值电压裕度检测的结果对所述待测存储单元进行编程操作。本发明还构造了一种克服非易失性存储器Erase Stress影响的电路。实施本发明的有益效果是，通过阈值电压裕度检测，克服了非易失性存储器Erase Stress的影响，使得存储器具有高可靠性和快的读取速度。

主权项

—种克服非易失性存储器Erase Stress影响的方法，其特征在于，包括以下步骤：S1、选择执行擦除操作的存储单元邻近未选择区域内的一个存储单元作为待测存储单元；S2、对所述待测存储单元进行阈值电压裕度检测，所述的阈值电压裕度检测包括两次电压比较；S3、基于所述阈值电压裕度检测的结果对所述待测存储单元进行编程操作。