阵列基板行驱动单元、阵列基板行驱动电路以及显示装置

摘要

本发明提供了一种阵列基板行驱动单元、阵列基板行驱动电路以及显示装置。阵列基板行驱动单元包括输入采样单元、输出单元、复位单元和存储电容；存储电容的第一端与本级栅极驱动信号输出端连接；输入采样单元，与存储电容的第二端连接，在上一级阵列基板行驱动单元的栅极驱动信号的控制下对存储电容进行预充电并使得本级栅极驱动信号采样输入信号；输出单元，与存储电容的第二端连接，在输入采样单元完成对所述存储电容预充电后，控制输出所述本级栅极驱动信号；复位单元在下一级阵列基板行驱动单元的栅极驱动信号的控制下，对本级栅极驱动信号进行复位。本发明能减小阵列基板行驱动电路的线路布局面积。

主权项

一种阵列基板行驱动单元，其特征在于，包括输入采样单元、输出单元、复位单元和存储电容，其中，所述存储电容的第一端与本级栅极驱动信号输出端连接；所述输入采样单元，与所述存储电容的第二端连接，用于在上一级阵列基板行驱动单元的栅极驱动信号的控制下对所述存储电容进行预充电并使得本级栅极驱动信号采样输入信号；所述输出单元，与所述存储电容的第二端连接，用于在所述输入采样单元完成对所述存储电容预充电后，控制输出所述本级栅极驱动信号；所述复位单元，用于在所述输出单元控制输出所述本级栅极驱动信号后，在下一级阵列基板行驱动单元的栅极驱动信号的控制下，对所述本级栅极驱动信号进行复位；所述输入采样单元包括第一薄膜晶体管，所述输出单元包括第二薄膜晶体管，所述复位单元包括第三薄膜晶体管和第四薄膜晶体管，其中，所述第一薄膜晶体管，栅极与上一级阵列基板行驱动单元的栅极信号输出端连接，源极与所述第二薄膜晶体管的栅极连接，漏极与驱动电源连接；所述第二薄膜晶体管，源极与所述第四薄膜晶体管的漏极连接，漏极与第一时钟信号输入端连接；所述第三薄膜晶体管，栅极与下一级阵列基板行驱动单元的栅极信号输出端连接，漏极与所述第一薄膜晶体管的源极连接，源极与驱动电源连接；所述第四薄膜晶体管，栅极与第二时钟信号输入端连接，源极与所述驱动电源连接；所述存储电容，第一端与所述第二薄膜晶体管的源极连接，第二端与所述第二薄膜晶体管的栅极连接；所述第一薄膜晶体管的栅极为输入端，所述第三薄膜晶体管的栅极为复位端，所述第二薄膜晶体管的源极为本级栅极信号输出端。