一种数据处理装置及其方法

摘要

本发明公开了一种数据处理装置及其方法，该数据处理装置包括交织器和分量编码器，通过分量编码器对输入信息序列以及经过交织的输入信息序列进行第一次连续的编码，基于这个结果计算一个循环状态值，并用该值初始化分量编码器的寄存器，分量编码器再对输入信息序列以及经过交织的输入信息序列进行第二次连续的编码，并输出第二次连续编码结果作为最终的编码结果。本发明公开的技术方案，只采用一个分量编码器，同时减少尾比特的数量，通过采用更加简单高效的编码方法和CBRM速率匹配方法，有效降低了编码和速率匹配的处理延迟，简化编码和速率匹配的复杂度，提高编码和速率匹配的处理速度，提高编码效率和频谱效率。

主权项

一种数据处理装置，其特征在于，包括：交织器，所述交织器将输入信息序列进行交织，得到交织后的序列其中K表示输入信息序列的比特分组的数目；分量编码器，所述分量编码器将所述输入信息序列以及交织处理后的序列依次送入分量编码器进行第一次编码，得到分量编码器的寄存器第一次编码结束时的状态值S，根据S、K以及交织器的个数查表获得相应的循环状态值，将所述循环状态值初始化分量编码器的寄存器，再将所述输入信息序列以及交织处理后的序列依次送入分量编码器进行第二次编码分别输出校验序列$X_1^p=\{x_0^p,x_1^p,...,x_{K-1}^p\}$和$X_2^p=\{x_k^p,x_{k+1}^p,...,x_{2K-1}^p\},$将所述输入信息序列$X^s=\{x_0^s,x_1^s,...,x_{K-1}^s\}$和校验序列$X^p=\{x_0^p,x_1^p,...,x_{2K-1}^p\}$输出，其中，所述分量编码器包括递归卷积编码器，且所述校验序列和由前馈多项式{1,0,1,1}和/或{1,0,0,1}输出，并且所述数据处理装置还包括速率匹配器，所述速率匹配器包括比特分配器、子交织器、比特收集处理器、以及比特选择和修剪器，在所述校验序列和由前馈多项式{1,0,1,1}或{1,0,0,1}输出的情况下，所述比特分配器将信息序列和校验序列分为4路信号序列输出，每路信号序列的长度是L_d=K比特，分配准则为：$d_k^{\left(0\right)}=x_k^s\left(A\right),d_k^{\left(1\right)}=x_k^s\left(B\right),d_k^{\left(2\right)}=x_k^p\left(Y\right),d_k^{\left(3\right)}=x_{K+k}^p\left(Y\right),$或者$d_k^{\left(0\right)}=x_k^s\left(A\right),d_k^{\left(1\right)}=x_k^s\left(B\right),d_k^{\left(2\right)}=x_k^p\left(W\right),d_k^{\left(3\right)}=x_{K+k}^p\left(W\right),$其中为输入信息序列X^s中K组比特的一半比特，为输入信息序列X^s中K组比特的另一半比特，和为前馈多项式{1,0,1,1}输出的比特，和为前馈多项式{1,0,0,1}输出的比特，k=0,...,K‑1；所述子交织器接收一路经所述比特分配器输出的比特流进入交织矩阵T，以交织函数对每一路经所述比特分配器输出的比特流交织后输出V，$V=\{v_0,...,v_{{4K}_{\Pi }-1}\}=\{v_0^{\left(0\right)},...,v_{K_{\Pi }-1}^{\left(0\right)},v_0^{\left(1\right)},...,v_{K_{\Pi }-1}^{\left(1\right)},v_0^{\left(2\right)},...,v_{K_{\Pi }-1}^{\left(2\right)},v_0^{\left(3\right)},...,v_{K_{\Pi }-1}^{\left(3\right)}\},$其中v_k为比特流V中的第k个比特，k=0,...,4K_Π‑1，为第i路经过子交织器处理后输出的第t个比特，t=0,...,K_Π‑1，i=0,1,2,3，δ为整数，P为将交织矩阵T进行列置换的置换矢量，为T的行数、为T的列数，所述比特收集处理器接收所述子交织器输出的比特流V后，对比特流V进行交错处理后输出，输出准则为：w_2k=v_k，$w_{2k+1}=v_{K_{\Pi }+k},w_{{2K}_{\Pi }+2k}=v_{{2K}_{\Pi }+k},w_{{2k}_{\Pi }+2k+1}=v_{{3K}_{\Pi }+k},$其中k=0,...,K_Π‑1；所述比特选择和修剪器接收所述比特收集处理器输出的比特流，对空余符号进行丢弃，形成待传输的比特流；以及在所述校验序列和由前馈多项式{1,0,1,1}和{1,0,0,1}输出的情况下，所述比特分配器将信息序列和校验序列分为6路信号序列输出，每路信号序列的长度是L_d=K比特，分配准则为：$d_k^{\left(0\right)}=x_k^s\left(A\right),d_k^{\left(1\right)}=x_k^s\left(B\right),d_k^{\left(2\right)}=x_k^p\left(Y\right),d_k^{\left(3\right)}=x_{K+k}^p\left(Y\right),d_k^{\left(4\right)}=x_k^p\left(W\right),d_k^{\left(5\right)}=x_{K+k}^p\left(W\right),$其中为输入信息序列X^s中K组比特的一半比特，为输入信息序列X^s中K组比特的另一半比特，和为前馈多项式{1,0,1,1}输出的比特，和为前馈多项式{1,0,0,1}输出的比特，k=0,...,K‑1；所述子交织器接收一路经所述比特分配器输出的比特流进入交织矩阵T，以交织函数对每一路经所述比特分配器输出的比特流交织后输出V，$V=\{v_0,...,v_{{6K}_{\Pi }-1}\}=\{v_0^{\left(0\right)},...,v_{K_{\Pi }-1}^{\left(0\right)},v_0^{\left(1\right)},...,v_{K_{\Pi }-1}^{\left(1\right)},v_0^{\left(2\right)},...,v_{K_{\Pi }-1}^{\left(2\right)},v_0^{\left(3\right)},...,v_{K_{\Pi }-1}^{\left(3\right)}{v}_0^{\left(4\right)},...,v_{K_{\Pi }-1}^{\left(4\right)}{v}_0^{\left(5\right)},...,v_{K_{\Pi }-1}^{\left(5\right)}\}$其中v_k为比特流V中的第k个比特，k=0,...,6K_Π‑1，为第i路经过子交织器处理后输出的第t个比特，t=0,...,K_Π‑1，i=0,1,...,5，δ为整数，P为将交织矩阵T进行列置换的置换矢量，为T的行数、为T的列数，$K_{\Pi }=R_{\mathrm{subblock}}^{\mathrm{Tc}}\times C_{\mathrm{subblock}}^{\mathrm{TC}};$所述比特收集处理器接收所述子交织器输出的比特流V后，对比特流V进行交错处理后输出，输出准则为：w_2k=v_k，$w_{2k+1}=v_{K_{\Pi }+k},w_{{2K}_{\Pi }+2k}=v_{{2K}_{\Pi }+k},w_{{2k}_{\Pi }+2k+1}=v_{{3K}_{\Pi }+k},w_{{4K}_{\Pi }+2k}=v_{{4K}_{\Pi }+k},$$w_{{4K}_{\Pi }+2k+1}=v_{{5K}_{\Pi }+k},$其中k=0,...,K_Π‑1；所述比特选择和修剪器接收所述比特收集处理器输出的比特流，对空余符号进行丢弃，形成待传输的比特流。