叠栅SiC-MIS电容的制作方法

摘要

本发明公开了一种叠栅SiC-MIS电容的制作方法，主要解决SiC功率MIS器件栅泄漏电流过大、SiC和SiO₂界面态密度过高以及击穿特性较差的问题。其制作过程是：对N型SiC外延片进行标准湿法清洗；通过干氧氧化方法生长一层SiO₂薄膜，形成底层栅介质；在ECR PE-MOCVD系统中对生长的SiO₂薄膜进行N等离子体处理；利用原子层淀积ALD方法淀积Al₂O₃介质膜，形成顶层栅介质；电子束蒸发衬底金属形成零电极；最后剥离形成栅金属，完成器件的制作。本发明提高了SiC-MIS电容在高温高功率应用时的栅介质可靠性，可用于大规模SiC-MIS器件和电路的制作。

主权项

一种叠栅SiC‑MIS电容的制作方法，包括以下步骤：第1步：对N型SiC外延片样品的表面进行标准湿法工艺清洗：第2步：在清洗后的SiC外延片样品背面进行衬底电极之前的处理：2a)在表面清洗处理过的SiC样品背面通过热氧化方法生长厚度为10nm的SiO₂氧化膜；2b)用5%的HF酸对SiO₂氧化膜进行清洗；2c)将清洗后的SiC样品在沸水中浸泡10min，再用去离子水清洗；第3步：在SiC外延片正面外延面制作氮化二氧化硅膜，形成底层栅介质：3a)将正反面处理后的SiC样品置入温度为750℃的N₂环境的氧化炉恒温区进行升温；3b)当温度升至1180℃时，通入纯氧气，在干氧条件下氧化SiC外延片表面10min，在SiC样品正面生成厚度为8nm的SiO₂氧化膜；3c)在电子回旋共振ECR‑PE MOCVD系统中，对已生成的SiO₂氧化膜进行氮等离子体处理，工艺条件为：微波功率650±50W，温度为600±50℃，N₂流量为70±10sccm，等离子体处理时间为7.5min；第4步，淀积Al₂O₃栅介质薄膜，形成上层栅介质：4a)将进行氮等离子体处理后的SiC样品放入原子层淀积反应室中，以三甲基铝TMA和H₂O为源，设置温度为300±50℃，气压为2Torr；4b)对生长完氮化SiO₂膜的样品表面先进行1.5秒的TMA脉冲冲洗，再依次进行2.5秒的N₂脉冲冲洗、1.0秒的水蒸气脉冲冲洗和3.0秒的N₂脉冲冲洗；4c)对冲洗后的SiC样品重复进行200个周期的Al₂O₃薄膜淀积，得到厚度为20nm的Al₂O₃薄膜；第5步：在淀积完Al₂O₃薄膜的SiC样品背面制作衬底电极：5a)将淀积完Al₂O₃薄膜的SiC样品置于电子束蒸发室中，蒸发室的真空度为1.6×10^‑3Pa，蒸发速率为0.3nm/s；5b)在SiC样品背面蒸发厚度为30nm/250nm/200nm的三种金属Ti/Ni/Au做衬底电极；第6步：在制作完衬底电极的SiC样品正面制作栅电极，完成SiC‑MIS电容的制作。