发明名称 |
半导体装置的制造方法 |
摘要 |
在对3维结构的NAND闪存的加工的层叠膜的栅极进行分离的步骤中,防止图案变形而倾倒。将构成上述闪存的存储器单元的控制栅群的高度h与长度L之比在不引起压曲的范围设为小于1.65倍。优选将栅电极的长度L与宽度W之比设为小于16.5倍。 |
申请公布号 |
CN103904033A |
申请公布日期 |
2014.07.02 |
申请号 |
CN201310330352.9 |
申请日期 |
2013.08.01 |
申请人 |
株式会社日立高新技术 |
发明人 |
小藤直行;根岸伸幸;石村裕昭 |
分类号 |
H01L21/8247(2006.01)I;H01L27/115(2006.01)I |
主分类号 |
H01L21/8247(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
肖靖 |
主权项 |
一种半导体装置的制造方法,该半导体装置的制造方法具备3维存储器单元的形成工序,该形成工序包含:多层层叠由绝缘层和导电体层的层叠膜构成的控制栅层的工序;在该多层层叠的控制栅层形成通道孔的工序;以及在上述多层层叠的控制栅层通过蚀刻形成槽而分离上述多层层叠的控制栅层,形成多个控制栅群的工序,该半导体装置的制造方法的特征在于:将上述控制栅群的长边方向的最大长度除以该控制栅群的高度所得到的比规定在不发生压曲的范围。 |
地址 |
日本东京都 |