具有双下部电极之相变记忆体装置及其制造方法

摘要

本发明揭示一种半导体装置，其包括：一半导体基板；一下部层间绝缘层，其设置于该基板上；一开口，其穿过该下部层间绝缘层且曝露该基板；一埋入式绝缘图案，其设置于该开口中；第一及第二导电层图案，其依序地堆叠以环绕该埋入式绝缘图案之侧壁及底；一相变材料图案，该相变材料设置于该下部层间绝缘层上，与该第二导电层图案之顶表面接触，且与该第一导电层图案间隔开；一上部层间绝缘层，其覆盖该下部层间绝缘层及该相变材料图案；及一导电插塞，该导电插塞穿过该上部层间绝缘层且电连接至该相变材料图案。本发明亦提供一种制造该半导体装置之方法。

主权项

一种半导体装置，其包括：一半导体基板；一相变材料图案，其设置于该基板上；一第一导电层图案，其与该相变材料图案间隔开；一第二导电层图案，其接触该相变材料图案且接触该第一导电层图案之一侧壁；及一缓冲图案，其插入于该相变材料图案与该第一导电层图案之间，其中该缓冲图案包含一含有构成该第一导电层图案之至少一种元素之氧化物，其中该缓冲图案包含氧化钛、氧化钽或其一组合。