模数转换器中的数字误差校正

摘要

一种模数转换器(ADC)(15)，其提供数字误差校正。并行ADC级时钟同步以将模拟输入信号(A IN)转换成数字字；数字输出(D OUT)中的至少一个根据误差校正码被编码。决策逻辑组件(24)解码包括来自并行级的数字输出的级联的代码字，以得出数字输出，根据所述数字输出，能够得到对应于模拟输入信号的数字输出字。决策逻辑组件(24)能够提供误差信号，其用于在系统码的情况下校正来自ADC级的其中之一的一位或更多位数字输出的状态；可选地，决策逻辑组件能够直接解码代码字来提供数字输出。该结构可以应用到流水线ADC的各个级。

主权项

一种模数转换器，其包括：第一模数转换器级，即第一ADC级，其具有接收模拟输入信号的输入端，并具有数字输出端，用于在所述数字输出端产生对应于所述模拟输入信号的样本的数据字；第二ADC级，其具有接收所述模拟输入信号的输入端，并具有数字输出端，用于根据误差校正码在所述数字输出端产生对应于所述模拟输入信号的样本的数据字；和决策逻辑组件，其具有耦合到所述第一ADC级和所述第二ADC级的所述数字输出端的数字输入端，用于将来自所述第一ADC级和所述第二ADC级的所述数据字解码成解码的数字字，以响应于所述第一ADC级和所述第二ADC级的数字输出。